Huawei заявила о новом способе сократить технологический разрыв с TSMC без доступа к передовой EUV-литографии. Компания делает ставку на архитектуру LogicFolding и собственный принцип Tau Scaling Law: вместо классического уменьшения техпроцесса Huawei пытается повышать производительность через многослойную компоновку схем, сокращение задержек и более эффективное движение данных внутри чипа.
Компания рассчитывает выйти на плотность транзисторов, сопоставимую с 1,4 нм, к 2031 году. TSMC планирует массовое производство 1,4 нм примерно к 2028 году, так что разрыв сохраняется, но Huawei пытается сократить его архитектурой, а не литографией. Сейчас Huawei и SMIC примерно на пять лет отстают от TSMC и остаются около уровня 7 нм.
Без EUV передовые чипы можно делать через более сложные схемы производства, но это дороже, медленнее и хуже по выходу годных кристаллов. Поэтому заявление Huawei важно как сигнал технологического обходного маршрута, но пока не как доказательство паритета с TSMC